SEEDEAがこれまでご提案した次世代につながる
ソリューションの一部をご紹介します。
デジタル技術とアナログ技術の組み合わせで、シリアル・パラレルの相互変換を行い、高速に信号の送受信を行う“SerDes”。その通信速度は現在10Gbpsを超えます。
回路設計 | Tx、Rx、他 |
---|---|
レイアウト設計 | クロック回路、電源回路、Tx、Rx、他 |
高速パラレル・データ伝送においては、多I/Oピン化によるコスト増、基板上配線数増加によるノイズ影響増大、そしてタイミング設計の難易度増が問題になります。この問題を解決するカギとなるのが“SerDes技術”です。私たちは、この問題解決のニーズに応えるために、高度な技術力でお客様をサポートいたします。
CMOSイメージセンサー(CIS:CMOS Image Sensor)産業は急速に変化しており、携帯電話機市場と自動車市場にけん引されて、2020年には162億ドルの市場規模になると言われています。
CISは一般的なデジタル系ASICやSoCとは異なり、高感度・超低ノイズで撮像した微小アナログの信号処理回路と、デジタル処理された画像情報の高速読み出し・伝送回路が混在します。このことで、バックエンド設計には特に慎重な対応が要求されます。
私たちは、半導体メーカー様への豊富な開発サポート実績をベースに、お客様のCIS開発において、バックエンド設計をはじめ回路設計/検証、性能評価など幅広くサポートします。
CISの高画素化、高品質な画像、高信頼性要求など、より高度なLSI設計技術が必要となっています。私たちは、これまでの経験から確かな技術力を持った弊社エンジニアが、CISの開発実績を多数あげていく中で培ったノウハウをベースに、新たな設計技術を適用しながら、今後も発展していくCIS開発の良きパートナーとして貢献していきます。
進化する社会システムの中で、鉄道交通システムは今後も盤石なインフラとして発展し続けます。
運行管理、自動列車制御、列車保安、車両情報など、鉄道交通を支えるシステムは、大規模な組込みシステムです。
公共性の高いシステムには、安定した稼働と誤作動しない高い信頼性が要求されます。これに応えるために、私たちはメーカー様とシステムの3重系による2 out of 3の考えにより、処理の継続性と信頼性を維持を実現しています。